필드 (단극) 트랜지스터는 3개의 출력을 가지며 제어 전극에 인가되어 제어되는 소자입니다(셔터) 전압. 조정된 전류는 소스-드레인 회로를 통해 흐릅니다.
이러한 3극관의 아이디어는 약 100년 전에 나타났지만 지난 세기 중반에야 실질적인 구현에 접근하는 것이 가능해졌습니다. 지난 세기의 50 년대에 전계 효과 트랜지스터의 개념이 개발되었으며 1960 년에 첫 번째 작업 샘플이 제조되었습니다. 이 유형의 3극관의 장점과 단점을 이해하려면 설계를 이해해야 합니다.
콘텐츠
FET 소자
유니폴라 트랜지스터는 소자와 제조 기술에 따라 크게 두 가지로 나뉩니다. 제어 원칙의 유사성에도 불구하고 특성을 결정하는 설계 기능이 있습니다.
pn 접합이 있는 단극 3극관
이러한 현장 작업자의 장치는 기존의 장치와 유사합니다. 반도체 다이오드 양극성 친척과 달리 하나의 전환만 포함합니다. p-n 접합 트랜지스터는 한 유형의 도체(예: n)의 플레이트와 다른 유형의 반도체(이 경우 p)의 내장 영역으로 구성됩니다.
N층은 소스와 드레인 단자 사이에 전류가 흐르는 채널을 형성합니다. 게이트 핀은 p 영역에 연결됩니다. 반대 방향으로 전이를 바이어스하는 게이트에 전압이 가해지면 전이 영역이 확장되고 반대로 채널 단면이 좁아지며 저항이 증가합니다. 게이트 전압을 제어하여 채널의 전류를 제어할 수 있습니다. 트랜지스터 p-형 채널로도 수행할 수 있으며 게이트는 n-반도체로 형성됩니다.
이 디자인의 특징 중 하나는 트랜지스터의 매우 큰 입력 저항입니다. 게이트 전류는 역 바이어스 접합의 저항에 의해 결정되며 단위 또는 수십 나노암페어의 일정한 전류입니다. 교류에서 입력 저항은 접합 커패시턴스에 의해 설정됩니다.
이러한 트랜지스터에 조립된 게인 스테이지는 높은 입력 저항으로 인해 입력 장치와의 매칭을 단순화합니다. 또한, 단극 3극관 작동 중에 전하 캐리어의 재결합이 없으므로 저주파 노이즈가 감소합니다.
바이어스 전압이 없으면 채널 폭이 가장 크고 채널을 통과하는 전류가 최대입니다. 전압을 높이면 채널이 완전히 차단되었을 때 이러한 상태를 얻을 수 있습니다. 이 전압을 차단 전압(Uts)이라고 합니다.
FET의 드레인 전류는 게이트-소스 전압과 드레인-소스 전압 모두에 따라 달라집니다. 게이트의 전압이 고정되어 있고 Us가 증가하면 전류는 먼저 거의 선형으로 증가합니다(섹션 ab). 포화 상태에 들어갈 때 전압이 더 증가해도 실제로 드레인 전류가 증가하지 않습니다(섹션 bc). 게이트에서 차단 전압 레벨이 증가하면 Idock의 낮은 값에서 포화가 발생합니다.
그림은 여러 게이트 전압에 대한 드레인 전류 대 소스와 드레인 사이의 전압 제품군을 보여줍니다. U가 포화 전압보다 높을 때 드레인 전류는 실질적으로 게이트 전압에만 의존한다는 것이 분명합니다.
이것은 유니폴라 트랜지스터의 전달 특성으로 설명됩니다. 게이트 전압의 음의 값이 증가함에 따라 게이트에서 차단 전압 레벨에 도달할 때 드레인 전류는 거의 선형으로 0으로 떨어집니다.
단극 절연 게이트 3극관
전계 효과 트랜지스터의 또 다른 버전은 절연 게이트를 사용하는 것입니다. 이러한 3극관을 트랜지스터라고 합니다. 티르 (금속-유전체-반도체), 외국 명칭 - MOSFET. 예전에 이름을 따온 모스 (금속 산화물 반도체).
기판은 특정 유형의 전도성(이 경우 n)의 도체로 만들어지고 채널은 다른 유형의 전도성(이 경우 p)의 반도체로 형성됩니다. 게이트는 유전체(산화물)의 얇은 층에 의해 기판과 분리되며 생성된 전기장을 통해서만 채널에 영향을 줄 수 있습니다.음의 게이트 전압에서 생성된 필드는 채널 영역에서 전자를 대체하고 층이 고갈되고 저항이 증가합니다. 반대로 p-채널 트랜지스터의 경우 양의 전압을 인가하면 저항이 증가하고 전류가 감소합니다.
절연 게이트 트랜지스터의 또 다른 특징은 전달 특성의 양의 부분(p-채널 3극관의 경우 음)입니다. 이것은 특정 값의 양의 전압이 게이트에 적용될 수 있음을 의미하며, 이는 드레인 전류를 증가시킵니다. 출력 특성 계열은 pn 접합이 있는 3극관의 특성과 근본적인 차이가 없습니다.
게이트와 기판 사이의 유전층이 매우 얇기 때문에 MOS 트랜지스터는 생산 초기부터(예를 들어, 국내 KP350) 정전기에 매우 민감했습니다. 고전압이 박막을 관통하여 트랜지스터를 파괴했습니다. 최신 3극관에서는 과전압으로부터 보호하기 위한 설계 조치가 취해지므로 정전기 예방 조치는 실질적으로 필요하지 않습니다.
단극 절연 게이트 3극관의 또 다른 버전은 유도 채널 트랜지스터입니다. 내장 채널이 없으며 게이트에 전압이 없으면 소스에서 드레인으로 전류가 흐르지 않습니다. 게이트에 양의 전압이 가해지면 게이트에 의해 생성된 필드가 기판의 n-존에서 전자를 "끌어당기고" 전류가 표면 근처 영역에서 흐를 수 있는 채널을 생성합니다.이것으로부터 그러한 트랜지스터는 채널 유형에 따라 단 하나의 극성의 전압에 의해 제어된다는 것이 분명합니다. 이는 통과 특성에서 알 수 있습니다.
바이 게이트 트랜지스터도 있습니다. 그것들은 각각 별도의 신호로 제어할 수 있는 두 개의 동일한 게이트가 있다는 점에서 일반적인 것과 다르지만 채널에 대한 영향은 요약됩니다. 이러한 3극관은 직렬로 연결된 두 개의 일반 트랜지스터로 나타낼 수 있습니다.
FET 스위칭 회로
전계 효과 트랜지스터의 범위는 다음과 같습니다. 양극성. 그들은 주로 보강 요소로 사용됩니다. 증폭 단계에서 사용되는 양극 3극관에는 세 가지 주요 스위칭 회로가 있습니다.
- 공통 수집기(이미 터 팔로워);
- 공통 기반으로;
- 공통 이미 터와 함께.
전계 효과 트랜지스터도 비슷한 방식으로 켜집니다.
공통 배수구가있는 계획
공통 배수구가있는 계획 (소스 팔로워)은 양극 3극관의 이미 터 팔로워와 마찬가지로 전압 이득을 제공하지 않지만 전류 이득을 가정합니다.
회로의 장점은 높은 입력 임피던스이지만 어떤 경우에는 단점이기도 합니다. 캐스케이드가 전자기 간섭에 민감해집니다. 필요한 경우 저항 R3을 켜서 Rin을 줄일 수 있습니다.
공통 게이트 회로
이 회로는 공통 베이스 바이폴라 트랜지스터의 회로와 유사합니다. 이 회로는 좋은 전압 이득을 제공하지만 전류 이득은 없습니다. 공통 기반 포함과 마찬가지로 이 옵션은 드물게 사용됩니다.
공통 소스 회로
공통 소스로 현장 3극관을 켜기 위한 가장 일반적인 회로.이득은 드레인 회로의 저항에 대한 저항 Rc의 비율에 따라 달라집니다(게인을 조정하기 위해 드레인 회로에 추가 저항을 설치할 수 있습니다.), 또한 트랜지스터 특성의 기울기에 따라 달라집니다.
또한 제어 저항으로 전계 효과 트랜지스터가 사용됩니다. 이를 위해 선형 섹션 내에서 작동점이 선택됩니다. 이 원리에 따라 제어 전압 분배기를 구현할 수 있습니다.
그리고 이 모드의 이중 게이트 3극관에서는 예를 들어 장비를 수신하기 위한 믹서를 구현할 수 있습니다. 수신된 신호는 한 게이트에 공급되고 다른 게이트에는 공급됩니다- 국부 발진기 신호.
역사가 나선형으로 발전한다는 이론을 받아들인다면 전자공학 발전의 패턴을 볼 수 있습니다. 전압 제어 램프에서 벗어나 기술은 제어에 전류가 필요한 바이폴라 트랜지스터로 이동했습니다. 나선형은 완전히 회전했습니다. 이제 램프와 같이 제어 회로에서 전력 소비가 필요하지 않은 단극 3 극관이 우세합니다. 순환 곡선이 어디로 더 이어질지 알 수 있습니다. 지금까지 전계 효과 트랜지스터에 대한 대안은 없습니다.
유사한 기사:
